Lab 3 : Périphérique Liaison Série

L’objectif de cet exercice est de décrire en partie un périphérique liaison série simplifié de type UART.
On considère les hypothèses simplificatrices suivantes :

• Le Débit sur la ligne correspond à l’horloge du périphérique
• On considère uniquement l’envoi des données (et pas la réception)

Un Décodeur permet, à partir de l’adresse figurant sur le bus d’adresses, de sélectionner un registre afin de charger une donnée présente sur le bus de données ou de forcer la valeur de ce bus.
Les registres accessibles par l’utilisateur (le microcprocesseurs) sont :

• Le registre tampon : Permet de stocker une donnée en vue de la transmettre
• Le registre de Contrôle : Le bit de poids faible est le bit start : La donnée présente dans le registre tampon doit être sérialisée
• Le registre d’état : Permet d’indiquer au microprocesseur que le registre tampon contient une donnée qui n’a pas encore été envoyée.

Le bit de parité est fourni par le détecteur de parité (1 pour un nombre impair de 1 dans la donnée à envoyer).

Fichier Source :

serial.vhd

Seuls le registre sérialisateur et le séquenceur sont à compléter.

COMMENT TESTER ?

• L’utilisateur de la liaison série est le processeur.
• C’est ce dernier qui doit écrire dans les registres ou lire le contenu de registres afin d’envoyer une donnée sur la liaison série.
• La sélections de ces registres se fait en envoyant une adresse sur le bus d’adresses.

Rappelons une procédure classique pour écrire une donnée sur une liaison série :

• Consultation du registre d’état : Tant que le registre tampon n’est pas libre, attente.
• Si le registre Tampon est libre, on peut écrire dedans.
• Sélection du registre contrôle pour donner ordre de sérialiser.

transcript de test

Decodeur

Détecteur de Parité

Compteur

Registre Tampon

Registre de Contrôle

Registre d’état

Registre Sérialisateur

Ce composant synchrone revient à gérer un signal interne de 11 bits (Parite / Donnée / 0 / 1)

La Sortie TX correspond au bit de poids faible de ce registre (1 à l’état de repos)

L’affectation de TX doit se faire en parallèle du process pour que TX corresponde à une copie de ce bit de poids faible.

Le chargement de la donnée et du bits de parité a lieu lorsque load=’1’.

Tant que rotate=’1’, on doit observer une rotation des bits du registre de telle sorte que chaque bit défile par la cas 0 (correspondant à TX).

La rotation peut se faire par une boucle for, ou plus simplement avec la fonction rotate_right disponible dans numeric_std

Séquenceur

Proposer un diagramme d’états, et la description VHDL correspondante pour le fonctionnement suivant :

• Initialement, le compteur doit être remis à zéro
• Si un chargement du tampon est demandé, le registre d’état doit être forcé à 1
• Si un Start est demandé :
  • la donnée présente dans le tampon doit être copiée dans le registre sérialisateur
  • Le Registre d’Etat doit être remis à zéro
  • Les données doivent être sérialisée sur TX

Proposer un nouveau diagramme d’états permettant de prendre en compte le chargement d’une donnée dans le tampon alors qu’une sérialisation est en cours.

Sérialisateur et mu0

Relier le sérialisateur au processeur mu0 (lab2) ( an ajoutant au passage un décodeur pour le bus d’adresse ) ; modifier le programme dans la mémoire de mu0 pour montrer le bon fonctionnement de l’ensemble.