Page Personnelle de Vincent Kerhoas
Vincent Kerhoas
Enseignant du Supérieur
Professeur Agrégé
Page Personnelle de Vincent Kerhoas

Les Composants Logiques

Back                  << Index >>

Familles de Composants Logiques

ASIC [Application Specified Integrated Devices]

Constructeurs de PLD : Xilinx / ALtera

Réalisation d’une Equation Logique

\(S=A.\bar{B}+C\) Equation portes
A B C S
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 1
1 0 0 1
1 0 1 1
1 1 0 0
1 1 1 1
\(S=\bar{A}.\bar{B}.C+\bar{A}.B.C+A.B.C+A.\bar{B}.\bar{C}\) circuit_comb_univ
Avec une mémoire Avec un PLA Avec un PAL
avec_memoire avec_pal avec_pla

Evolution des Composants Logiques

gal retour

Porte 3 Etats

3e 3e

Les CPLD

cpld cpld 2

Les FPGA

fpga 1 fpga_2 fpga_3
Back                  << Index >>