Langage VHDL
Interface pour micro PDM

Interface pour micro PDM

OBJECTIF :

interface_micro_pdm.svg

Périphérique UART

Nous considérons l’architecture suivante permettant d’envoyer des données sur une liaison série de type RS232 :

  • Les données présentes sur le bus 8 bits data_so_send sont chargée de manière synchrone dans le registre reg_tampon si ld_t = ‘1’.
  • start donne l’ordre de copier la donnée dans le registre reg_serial la donnée présente dans reg_tampon
  • Quand tous les bits de la donnée ont été envoyés, le signal ready est à 1.

uart

uart.svg

fsm_uart.svg

Test du périphérique UART en simulation

Test du périphérique UART sur le FPGA

test_uart

test_uart.svg

Machine d’Etats

uart_me.svg

Filtre Moyenneur

filtre_moyenneur.svg

Système Complet

systeme_complet

systeme_complet.svg

Synthese Logique